八月瓜首页 > 专利查询 > >正文

数模转换装置

基本信息

  • 申请号 CN00810109.4 
  • 公开号 CN1636322A 
  • 申请日 2000/07/10 
  • 公开日 2005/07/06 
  • 申请人 特利泰尔R&D丹麦有限公司  
  • 优先权日期  
  • 发明人 托尔本·阿姆托夫特  
  • 主分类号  
  • 申请人地址 丹麦斯特乌灵 
  • 分类号  
  • 专利代理机构 中国国际贸易促进委员会专利商标事务所 
  • 当前专利状态 发明专利申请公布 
  • 代理人 李强 
  • 有效性 发明公开 
  • 法律状态
  •  

摘要

本发明涉及一种数模转换装置,该装置包括一个至少根据一个数字输入信号(DIS)来产生一个高电压电平(UL)和一个低电压电平(LL)的转换步骤,所述高电压电平(UL)和低电压电平(LL)至少根据所述数字输入信号(DIS)被时间调制为一个时间调制输出信号(TMOS),所述时间调制输出信号具有一个周期(T),所述时间调制输出信号通过一个包括至少一个积分器(I)的输出级馈送,所述积分器(I)以这样的方式来设置,使得所述时间调制输出信号被滤波并被转换为所述数字输入信号(DIS)的一种模拟表示。
根据本发明可实现一种具有较小非线性的高位、低成本的D/A转换器。
展开

权利要求书


1.一种数模转换装置,该数模转换装置包括: 至少根据一个数字输入信号(DIS)来产生高电压电平(UL)和低 电压电平(LL)的转换步骤; 至少根据所述数字输入信号(DIS),将所述高电压电平(UL)和 低电压电平(LL)时间调制为时间调制输出信号(TMOS); 所述时间调制输出信号具有周期(T); 通过至少包括一个积分器(26,34)的输出级,馈送所述时间调制输 出信号; 以这样的方式设置所述积分器(26,34),以致对所述时间调制输出 信号进行滤波并将它转换为所述数字输入信号(DIS)的模拟表示。

2.根据权利要求1所述的数模转换装置,其中所述时间调制输出信号 (TMOS)是PWM信号。

3.根据权利要求1或2所述的数模转换装置,其中利用控制DAC(24) 的数字MUX(23)产生所述高电平(UL)和低电平(LL),以这样的 方式与数字输入信号(DIS)并联或串联馈送所述MUX,即MUX的数 字输出连续控制DAC并产生包括DAC输出的高电平(UL)和低电平 (LL)的时间调制输出信号(TMOS)。

4.根据权利要求1或2所述的数模转换装置,其中利用专用数模转换 器(36,37)产生所述高电平(UL)和低电平(LL),每次根据馈送到 所述专用DAC的数字信号产生模拟输出信号(UL,LL),利用开关(39) 模拟复用所述模拟信号以产生所述时间调制输出信号(TMOS)。

5.根据权利要求1至4所述的数模转换装置,其中产生高电平信号和 低电平信号(UL,LL)作为模拟值,UL=LL+nLSB,其中n=1,2,
3...。

6.根据权利要求1至5所述的数模转换装置,其中MUX与DAC同 步。

7.根据权利要求1至6所述的数模转换装置,其中所述积分器(I) 包括带通滤波器。

8.根据权利要求1至7所述的数模转换装置,其中产生所述时间调制 输出信号(TMOS)作为N分频信号。

9.根据权利要求8所述的数模转换装置,其中将所述积分器(I)设 置为周期T<5,优先地T≈τ的带通滤波器,其中τ是积分器的时间常数RC, R是电阻,C是电容。

10.一种数模转换装置,该数模转换装置包括: 至少根据一个数字输入信号(DIS)来产生高电压电平(UL)和低 电压电平(LL)的转换步骤; 将所述高电压电平(UL)馈送到第一DAC的输入端,并将所述低 电压电平(LL)馈送到第二DAC的输入端; 其中将所述第一DAC的输出信号馈送到时间调制输出级的第一输入 端,将所述第二DAC的输出信号馈送到所述时间调制输出级的第二输入 端,并且 其中所述输出级的所述第一输入端和第二输入端的输入阻抗基本相 同。

11.根据权利要求10所述的数模转换装置,其中所述输出级的所述 第一输入端和第二输入端的输入阻抗相同。

12.一种数模转换装置,该数模转换装置包括: 至少根据一个数字输入信号(DIS),产生高电压电平(UL)和低 电压电平(LL)的转换步骤; 将所述高电压电平(UL)馈送到第一DAC的输入端,将所述低电 压电平(LL)馈送到第二DAC的输入端; 其中将所述第一DAC的输出信号馈送到时间调制输出级的第一输入 端,将所述第二DAC的输出信号馈送到所述时间调制输出级的第二输入 端,并且 其中所述输出级的所述第一输入端与第二输入端的输入阻抗之间的差 值小于+/-40%,并且优先小于+/-5%。

13.根据权利要求12所述的数模转换装置,其中所述输出级的所述 第一输出端和第二输出端的输入阻抗的差值为0。

14.一种数模转换装置,该数模转换装置包括: 至少根据一个数字输入信号(DIS)产生高电压电平(UL)和低电 压电平(LL)的转换步骤; 将所述高电压电平(UL)馈送到第一DAC的输入端,并将所述低 电压电平(LL)馈送到第二DAC的输入端, 其中将所述第一DAC的输出信号馈送到电阻网络的输入端,将所述 第二DAC的输出信号馈送到所述电阻网络的输入端。
并且 其中所述电阻网络的输入端为所述第一DAC和第二DAC的输出信 号所公用。

15.一种至少根据一个数字输入信号、所述数字输入信号(DIS) 以及所述输出信号,至少产生一个时间调制输出信号(TMOS)的方法, 所述输出信号包括基本固定周期(Tp),在该固定周期内,产生输 出振幅至少作为高电压电平(UL)或低电压电平(LL)或其它电压电平, 由所述输入数字信号(DIS)来确定具有输出振幅(0A)的时间调制 输出信号(TMOS), 并且在特定转换时间(Ts),根据所述数字输入信号(DIS),至少 在所述高电压电平(UL)与低电压电平(LL)之间,转换所述时间调制 输出信号(TMOS)。

16.根据权利要求15所述的至少产生一个输出信号的方法,其中所 述数字输入信号(DIS)具有总位数(TN),其中 所述数字输入信号(DIS)的多个(N个)最高有效位的内容确定所 述低电平(LL),并且 其中将一个最低有效位附加到确定所述高电平(UL)的所述内容, 并且其中 其余位(M=TN-N)的内容产生M位时间调制过程。

17.根据权利要求15或16所述的至少产生一个输出信号的方法, 其中所述一个最低有效位是用于确定所述高电平(UL)的内容的最低有 效位。

18.一种至少根据一个数字输入信号,至少产生一个输出信号的方 法,所述数字输入信号(DIS)包括 基本固定周期(Tp),在该固定周期内,在高电压电平(UL)与低 电压电平(LL)之间,产生输出振幅,或者作为所述高电压电平(UL) 或所述低电压电平(LL); 利用所述输入数字信号(DIS)确定具有输出振幅(OA)的时间调 制输出信号(TMOS); 并且在特定转换时间(Ts),根据所述数字输入信号(DIS),至少 在所述高电压电平(UL)与低电压电平(LL)之间,转换所述时间调制 输出信号(TMOS)。

19.根据权利要求15至18所述的至少产生一个输出信号的方法, 其中通过至少一个周期(Tp)对所述输出信号进行积分,所述积分信号 是所述数字输入信号(DIS)的模拟表示。

20.一种多级数模转换器,该多级数模转换器包括: 用于将数字输入信号转换为时间调制信号的装置; 用于将所述时间调制信号积分计算为模拟输出信号的装置; 用于将数字输入信号转换为时间调制信号的所述装置包括以这样的方 式产生所述时间调制信号的装置,即将所述时间调制信号的低频分量降 低到最小的装置。

21.根据权利要求20所述的多级数模转换器,其中以这样方式产生 所述时间调制信号的所述装置,即将所述时间调制信号的低频分量降低 到最小的装置包括N分配器。

22.在在音频应用中使用根据权利要求1至14所述的数模转换装 置,根据权利要求15至19中的一个或多个权利要求,至少产生一个时 间调制输出信号的方法和/或根据权利要求20至21中的一个或多个权利 要求的多级数模转换器。

23.在诸如移动电话的通信设备内使用根据权利要求1至14所述的 数模转换装置,根据权利要求15至19中的一个或多个权利要求,至少 产生一个时间调制输出信号的方法和/或根据权利要求20至21中的一个 或多个权利要求的多级数模转换器。
展开

说明书

技术领域 本发明涉及根据权利要求1、10、12以及14的一种数模转换器、根 据权利要求15和18产生至少一个时间调制输出信号的一种方法、根据 权利要求20的一种多级数模转换器以及根据权利要求22和23的用途。
背景技术 在例如仪器仪表或电信领域内,高分解力数模转换器必须具有低差分 非线性和积分非线性。
在高温下必须保持这些线性要求。
传统的快速、低成本数模转换器的问题在于,非线性问题相当突出, 而且这些非线性性质实际上限制了高比特转换器的使用,因为比特数的 增加会提高最低有效位的差分非线性。
在为获得高分解力、快速的数模 转换器而引入的几种技术中,有一种技术主要包括两个独立数模转换器, 其中一个用于产生数字输入信号的最高有效模拟部分,另一个用于产生 模拟信号的较低有效部分。
最后,两个模拟信号在模拟相加级叠加在一 起。
自然,这种方法会带来转换器匹配问题并导致转换器的差分非线性 更加严重。
本发明的目的是提供一种具有较小非线性的高比特、低成本的数模转 换器。
本发明概述 正如权利要求1所述,一种数模转换装置包括: 一个至少根据一个数字输入信号(DIS)来产生一个高电压电平(UL) 和一个低电压电平(LL)的转换步骤, 所述高电压电平(UL)和低电压电平(LL)至少根据所述数字输入 信号(DIS)被时间调制为一个时间调制输出信号(TMOS), 所述时间调制输出信号具有一个周期(T), 所述时间调制输出信号通过一个包括至少一个积分器(I)的输出级 馈送, 所述积分器(I)以这样的方式来设置,使得所述时间调制输出信号 被滤波并被转换为所述数字输入信号(DIS)的模拟表示,从而实现一种 优选数模转换器。
根据本发明,由于降低了对激光微调和专用硅处理过程的要求,因而 可以达到低成本和高集成。
当如权利要求2所述,所述时间调制输出信号(TMOS)是一个PWM 信号时,可以实现本发明的优选实施例。
若如权利要求3所述,所述高电压电平和低电压电平(UL,LL)是 通过一个控制DAC的数字MUX来产生的,所述MUX通过数字输入信 号以这样的方式并行或串行地馈送,使得该MUX的一个数字输出连续地 控制DAC,并根据DAC输出产生包括一个高电压电平(UL)和一个低 电压电平(LL)的第一模拟信号,则可以实现本发明的另一个优选实施 例。
若如权利要求4所述,所述高电压电平和低电压电平(UL,LL)通 过专用DAC(DAC1、DAC2)来产生,每个专用DAC根据馈送到所述 专用DAC的数字信号来产生模拟输出信号(UL、LL),所述模拟信号 为模拟表示,通过一个开关进行复用以形成所述第一模拟信号(AS1), 可以实现本发明的另一个优选实施例。
若如权利要求5所述,高电平和低电平信号(UL、LL)被创建为模 拟值UL=LL+nLSB,其中n=1,2,3,...,则可以实现对所述时间调制 输出信号(TMOS)的一种优选调幅,因为可以在两个可比调制电平之 间对该输出信号进行调制。
这样,时间调制可基于LSB偏差产生一种次 分解过程。
这种次分解过程可以通过例如一种相对低位PWM调制来产 生,因为已经利用低电压电平LL产生了该信号的第一部分。
这样,由于 对于通过产生高电平和低电平信号而产生的每个位分解过程所需的PWM 调制器时钟周期被压缩了2n倍,从而可以非常快速地执行PWM调制过 程。
如果对产生高电平和低电平的相对快速的数模转换器的最低有效位, 根据低非线性进行慎重选择,则相对较慢但为线性的PWM调制器可以 产生次分解过程。
这样,根据本发明的一种13位实施例,通过一种传统的10位D/A 转换器产生高电平和低电平,在该10位D/A转换器中只有8位用于产生 所需的电平。
两个最低有效位由于不可接受的非线性而被删除。
所获得 的8位信号如下两个信号之间对进行PWM调制:一个低电平信号,即 最可能接近8位转换器的近似值;加上最低有效位的该信号,即加上第8 位。
PWM产生一个5位分解信号并将它加到该低电平信号上。
因此,明 显提高了高位精密转换器所达到的线性度。
显然,应该根据当前的应用情况对根据本发明的一种D/A转换器慎 重地进行设置,因为这种设置是在诸如可接受非线性、分解力、动态范 围以及转换速度这些参数之间的一种权衡。
甚至要慎重选择实现调幅的数模转换器,因为例如可以采用一种高质 量数模转换器,来完全取代进行上述最低有效位的删除过程。
若如权利要求6所述,MUX与DAC同步,则可以实现本发明的另 一个优选实施例。
复用器与数模转换器之间同步可以明显提高线性度。
若如权利要求7所述,所述积分器(I)包括一个低通滤波器,可以 实现本发明的另一个优选实施例。
因此,可以产生物美价廉的低通滤波 器。
应该注意,在本发明范围内,还可以使用其它类型的滤波器作为输出 级,或对一种滤波器进行多种修改。

若如权利要求8所述,所述时间调制输出信号(TMOS)被创建为N 分频信号时,则可以实现本发明的另一个优选实施例,因为可以将对时 间调制输出信号的低频调制转换为更高频。
若如权利要求9所述,所述积分器(I)被设置为一个具有周期(T) ≈τ的低通滤波器,其中τ是积分器(I)的时间常数RC,R是电阻,C 是电容,则可以实现本发明的另一个优选实施例,这得益于由编码引起 的调制已被转移到更高频。
因此,输出滤波器的时间常数可以从例如10 倍的时间调制周期缩短为大约1个周期。
应该注意,本发明范围内的积分器是具有预期积分特性的一种滤波 器,因为不可能实现理想的积分器。
利用具有积分特性的滤波器,例如一个低通滤波器或带通滤波器), 可以实现根据本发明的一种积分器。
如果不以这样的方式对所述时间调制输出信号进行调节,使得所述时 间调制信号的低频部分被降低到最小,则时间常数最好接近小于时间周 期的10倍。
若如权利要求10所述,一种数模转换装置包括至少根据一个数字输 入信号(DIS)产生一个高电压电平(UL)和一个低电压电平(LL)的 转换步骤,将所述高电压电平(UL)馈送到第一DAC的输入端,将所 述低电压电平(LL)馈送到第二DAC的输入端,其中将所述第一DAC 的输出信号馈送到时间调制输出级的第一输入端,将所述第二DAC的输 出信号馈送到所述时间调制输出级的第二输入端,并且其中所述输出级 的所述第一输入端和第二输入端的输入阻抗基本相同,则可以实现根据 本发明的一个优选实施例。
术语“输出级”意味着可以馈送DAC的任何类型的输出电路。
一个 例子是一个或多个包括电阻元件和/或电容元件的滤波器。
另一个例子是 任何类型的时间调制开关电路。
若如权利要求11所述,所述输出级的所述第一输入端和第二输入端 的输入阻抗相同,则可以产生其输出信号始终保持单调的数模转换器。
若如权利要求12所述,数模转换装置包括至少根据一个数字输入信 号(DIS)产生高电压电平(UL)和低电压电平(LL)的转换步骤,将 所述高电压电平(UL)馈送到第一DAC的输入端,将所述低电压电平 (LL)馈送到第二DAC的输入端,其中将所述第一DAC的输出信号馈 送到时间调制输出级的第一输入端,将所述第二DAC的输出信号馈送到 所述时间调制输出级的第二输入端,并且其中所述输出级的所述第一输 入端与第二输入端的输入阻抗之间的差值小于+/-40%,且最好小于+/ -5%,则可以实现根据本发明的另一个优选实施例。
尤其是,最好将输 出信号的断续性降低到最小。
术语“40%”和“5%”意味着对应于所用阻抗之一(最好是阻抗值 较小的阻抗)的阻抗之间的相对差值。
若如权利要求13所述,所述输出级的所述第一输入端和第二输入端 之间的阻抗差值是0,则可以产生其输出信号始终保持单调的数模转换 器。
若如权利要求14所述,数模转换装置包括至少根据有关数字输入信 号(DIS)产生高电压电平(UL)和低电压电平(LL)的转换步骤,将 所述高电压电平(UL)馈送到第一DAC的输入端,将所述低电压电平 (LL)馈送到第二DAC的输入端,其中将所述第一DAC的输出信号馈 送到电阻网络的输入端,将所述第二DAC的输出信号馈送到所述电阻网 络的输入端,将所述电阻网络的输入端为所述第一DAC和第二DAC的 输出信号所公用时,可以产生其输出信号始终保持单调的数模转换器。
这是因为,两个DAC的视在阻抗相同。
术语“公用”意味着,两个DAC的输出信号被连接到电阻网络内的 一个共同输入节点,或者被连接到以已知方式短路的或基本短路的两个 独立节点。
术语“电阻”意味着一个或多个电阻,或者电阻、电容和/或电感的 组合。
若如权利要求15所述,一种方法至少根据一个数字输入信号、所述 数字输入信号(DIS)以及所述输出信号产生至少一个时间调制输出信号 (TMOS),可以获得利用具有商业价值分量的时间调制输出信号的优 选实施例。
所述输出信号包括基本固定周期(Tp),在该固定周期内, 至少产生输出振幅作为高电压电平(UL)或低电压电平(LL)或其它电 压电平,由所述输入数字信号(DIS)来确定具有输出振幅(0A)的时间 调制输出信号(TMOS),并且在特定转换时间(Ts),根据所述数字 输入信号(DIS),至少在所述高电压电平(UL)与低电压电平(LL) 之间,转换所述时间调制输出信号(TMOS),该方法提供了产生具有 非常低的非线性的高分解力数模转换器的可能性。
附图的简要说明 以下将参照附图详细说明本发明,其中: 图1示出了现有技术的线性数模转换器; 图2示出了根据本发明的一种D/A转换器的第一及优选实施例; 图3示出了根据本发明的一种数模转换器的另一个实施例; 图4示出了图2所示的数模转换器的输出波形图; 图5示出了数字输入的馈送过程; 图6示出了模拟输出信号的组成; 图7a至图7c示出了转换输出信号的一种方法。
详细说明 图1示出了现有技术的高n位数模转换器的实例。
通过所示的数模转换器获得大量比特的方法可用于仪器仪表转换应用 中。
该转换器包括两个数模转换器,即10位数模转换器11和5位数模转 换器12。
这两个数模转换器以这样的方式互相校准,即转换器11确定信 号的最高有效位分量,而转换器12产生信号的最低有效位分量。
利用放 大器使两个信号匹配并最终在求和单元15内求和。
上述技术的优势在于,分解力高,转换速度快并且没有时间延迟。
上述现有技术转换器的问题在于,必须非常小心地使那两个转换器互 相匹配,并且此匹配过程意味着耗时的校准过程。
此外,仔细校准过程 不对各转换器的非线性进行估计并且采用高成本装置。
图2示出包括两个并联数字输入寄存器REG H 21和REG L 22的本 发明优选实施例。
寄存器21和22输出的数字和信号馈送到数字MUX 23。
将MUX 23的数字输出馈送到DAC 24。
根据输入到模拟带通滤波器26 的数字输入,DAC 24输出模拟信号。
此外,该转换器还包括寄存器27,寄存器27控制PWM调制器25, PWM调制器25控制MUX和DAC 24。
数模转换装置的功能在于,将给定数字多位信号馈送到寄存器27、21 和22。
以这样的方式将多位信号划分为子分段,以致可以获得特定要求 分解力。
REG 21确定数模转换器24所产生脉冲的高电压电平(UL), 而REG 22确定根据数模转换器24的输出所产生脉冲的低电压电平 (LL)。
利用PWM 25,根据REG 27的内容,对高电压电平(UL)信号和 低电压电平(LL)信号进行时间调制。
以固定时间周期Tp进行PWM 调制过程。
数模转换器的输出波形示于图4,其中用Tp表示PWM周期。
将周 期Tp细分为几个时钟周期。
根据所示的实施例,PWM调制过程的固定 周期包括4个时钟周期Tclock。
因此,PWM可以实现有效2位调制过 程。
因此,根据所示实施例,数模转换器24的输出包括由REG 21和REG 22产生确定的调幅高电压电平信号分量和低电压电平信号分量,同时根 据REG 27,利用PWM调制器25进行时间调制。
该调制采用数字方法 来控制。
图3示出本发明的另一个优选实施例,其中调制过程是模拟调制过 程,但是用数字方法进行控制。
该数模转换器包括3个数字输入寄存器REG 31、REG 32以及REG 33。
REG 31控制数模转换器36,REG 32控制数模转换器37。
各数模转换器分别产生高电压电平UL和低电压电平LL。
REG 33控制PWM调制器38,利用模拟开关39,PWM调制器38 控制模拟复用器。
现在,参考图3和图4,在REG 31和REG 32的控制下,两个数模 转换器产生高电压电平UL和低电压电平LL,并且当在REG 38的控制 下,在高电压电平与低电压电平之间进行转换时,PWM调制器38实现 PWM时间调制过程。
在固定周期Tp期间,在高电压电平与低电压电平 之间进行转换可以对馈送到输出带通滤波器34的信号进行调制,在输出 带通滤波器34内产生模拟信号。
以这样的方式设置带通滤波器34,以致 它使固定周期Tp与可能的信号电平匹配。
在图4中,在每个时间转换点Ts,在高电压电平UL与低电压电平 LL之间对信号进行调制。
在图4中,利用Tp表示每个调制周期,并且每个周期Tp含有4个 时钟周期Tclk。
每个调制周期Tp基本含有一个、两个、三个或四个高 电平时钟周期Tclk,它们分别产生25%、50%、75%以及100%的相应 调制电平。
应该注意,高电压电平UL与低电压电平LL非常接近,即例如2.755 V和2.750V。
现在参考图5,图5示出了根据本发明的数模转换器编码过程的基本 步骤。
所示的内容对应于本发明的优选实施例。
显然,本发明范围并不局限 于所说明的实施例。
13位数字51表示馈送到根据本发明的13位数模转换器的数字。
然 后,将此13位信号拆分为两个8位信号并馈送到两个寄存器R1和R2。
寄存器R2存储13位输入51的8个最高有效位。
寄存器R1存储13位 输入51的8位最高有效位的增量表示,即寄存器R1内的数值与寄存器 51的最低有效位相加。
在本发明的另一个优选实施例中,从已经存储到 寄存器R1内的8个最高有效位中取最低有效位。
寄存器R1内的内容产 生高电压电平UL,而寄存器R2的内容产生低电压电平LL。
将13位信号的最低5位馈送到寄存器R3。
现在回到图6,参考图5来说明对本发明的两级调制过程的基本理解。
为了说明问题,将PWM信号示为2位信号,而不示为5位信号。
在图6中,轴A示出,根据PWM位,作为UL和LL的PWM调 制过程的函数的、根据本发明的数模转换器的模拟输出。
寄存器R1和R2产生高电压电平UL和低电压电平LL。
可以将低电 平看作是对13位信号51的截断调制,即将5位最低有效位置0。
这基本 上意味着,事实上可以将这样产生的存储在寄存器R2内8位信号看作其 5个最低有效位被删除的13位信号。
因此,寄存器R2的模拟等效信号 等于或低于要求的模拟13位信号。
必须附加寄存器R3的5个最低有效 位的模拟信号以获得要求的模拟信号。
在此实施例中,利用R2内的8位信号的最低有效位,对R1进行“附 加”。
UL与LL之间的差值表示13位信号的高8位的最低有效位。
利 用对高于LL的UL进行的调制过程,确定附加信号。
在图6中,将寄存 器R3内的5位减到2位,以显示此PWM调制过程的功能。
如果寄存器R3内的最低5位(图示:2位)为0,可以将UL调制0 %,即已调数值对应于LL,并且如果最低5位(图示:2位)为01,则 已调数值将对应于LL加UL与LL之间差值的25%,即模拟输出=LL +(UL-LL)/4。
如果我们回到图5所示的8位+5位实施例,则在输出滤波器内进行 积分时,模拟PWM输出Va=LL+(UL-LL)*(r3/Rn),其中r3 是寄存器R3存储内容的当前值,并且Rn为25
因此,传统数模转换器产生高电平和低电平,而在传统数模转换器的 最低有效位之间,PWM对高分解力分量进行调制。
现在回到图7,图7示出将传统PWM输出信号转换为N分频信号 的方法。
传统PWM信号的基本问题在于,PWM含有不希望的低频分量, 因为对信号进行PWM编码。
图7a示出脉宽调制PWM信号的周期Tp。
通过具有6个时钟周期 的周期Tp产生此信号。
从1到6对各时钟周期进行编号。
所示的信号含有被馈送到转换器的输出滤波器的DC信号。
此外,该 信号显然可以产生最低调制频率为1/Tp的低频调制过程。
由于Tp较高, 所以将在频带的低频范围内进行调制。
当在输出积分器内对信号进行滤波时,截止频率必须非常接近DC, 并且低通特性必须尖锐。
这样就要求输出积分器具有非常高的性能,因此,设置成本高。
采取, 应该注意,对尖锐滤波器特性的要求导致非常慢的响应时间。
因此,积分器的时间常数τ约为PWM信号的周期Tp的10倍。
当利用如下技术时,降低了对输出滤波器频谱要求,并且可以将时间 窗口降低到低至Tp,即τ≈Tp。
可以以较小的时间常数确定积分器的输出。
现在,参考图7a,应该注意,要求的输出值是出现在输出滤波器上 的结果Vdc值。
利用虚线VDC示出周期Tp期间的Vdc
图7b示出将图7a所示的PWM信号转换为具有更高频率分量、在 Tp期间仍保持DC值的信号的第一步。
首先,确定高电平数和低电平数。
如果低电平信号数少于高电平信号 数,则第一步是图7b所示的步骤,并且位于位置11至16的最后6个低 电平将分别从周期Tp的末端移动到位置2、4、6、8、10和12。
保持此 周期的DC值。
该周期仍然在位置13至16含有高电平脉冲。
在图7c内,因为最后4个位置13至16被细分为两个Tclock的两个 时间周期,所以进一步缩短了在周期Tp的末端对高电平信号进行的低频 调制过程。
随后,图7b所示的位置13和14移动到新位置3和4,而图 7b所示的位置15和16移动到新位置7和8。
应该注意,仍需保持周期 Tp期间的DC值。
展开

查看更多专利详情信息请先登录或注册会员

相关专利类别推荐

获取手机验证码,即可注册成为会员

专利详情咨询

咨询内容

姓名

手机

验证码

用户登录

手机号

手机验证码

提示

不能再减了!!!

提交成功

八月瓜客服中心已经收到您的信息,正在为您派遣知识产权顾问。知识产权顾问会携带贴心的服务以闪电搬的速度与您联系。

扫一扫关注八月瓜微信 创业一手掌握